令和2年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問11
2025年7月26日
【問題11】
PLLのブロック図中のa~cに入れるべき回路の組合せとして、適切なものはどれか。
【解説】
PLL(Phase-Locked Loop)は、次の構成要素から成ります:
- 位相比較器(a)
入力信号とフィードバック信号の位相差を検出し、制御信号を生成します。
- 低域通過フィルタ
高周波成分を除去し、平滑化された制御信号を出力します。
- 分周器(b)
フィードバックループ内で周波数を分割し、位相比較器に戻します。
- 電圧制御発振器(c)
制御信号に応じて発振周波数を変化させ、出力信号を生成します。
【答え】
イ: 位相比較器(a)、分周器(b)、電圧制御発振器(c)
出典:令和2年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問11