令和3年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問3

• ア: CPUから主記憶へのアクセスを高速化するために、キャッシュメモリと主記憶との両方に同時にデータを書き込む。
  誤り。これはライトスルーキャッシュの動作説明であり、メモリインタリーブとは無関係です。

• イ: CPUから主記憶へのアクセスを高速化するために、主記憶内部を複数のバンクに分割し、各バンクを並列にアクセスする。
  正しい。メモリインタリーブは、主記憶を複数のバンクに分けることでアクセスを並列化し、主記憶の帯域幅を効率的に活用する技術です。

• ウ: CPUと主記憶のアクセス速度の違いによるボトルネックを解消するために、高速かつ小容量のメモリを配置する。
  誤り。これはキャッシュメモリの説明であり、メモリインタリーブの説明ではありません。

• エ: パイプライン処理を乱す要因をなくすために、キャッシュメモリを命令用とデータ用の二つに分離する。
  誤り。これはハーバードアーキテクチャの特徴であり、メモリインタリーブではありません。

答え

イ: CPUから主記憶へのアクセスを高速化するために、主記憶内部を複数のバンクに分割し、各バンクを並列にアクセスする。