令和2年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問11
【問題11】
PLLのブロック図中のa~cに入れるべき回路の組合せとして、適切なものはどれか。
位相比較器(a)、分周器(b)、電圧制御発振器(c)
位相比較器(a)、分周器(b)、電圧制御発振器(c)
位相比較器(a)、低域通過フィルタ(b)、電圧制御発振器(c)
位相比較器(a)、電圧制御発振器(b)、低域通過フィルタ(c)
【解説】
ア: 位相比較器(a)、電圧制御発振器(b)、分周器(c)
誤り。位相比較器(a)は、信号の位相差を検出するため、電圧制御発振器(b)や分周器(c)との組み合わせは誤りです。
イ: 位相比較器(a)、分周器(b)、電圧制御発振器(c)
正しい。PLLの基本構成として、位相比較器(a)で位相差を検出し、分周器(b)でフィードバック信号を調整、電圧制御発振器(c)で発振周波数を制御します。
ウ: 分周器(a)、位相比較器(b)、電圧制御発振器(c)
誤り。分周器(a)はフィードバックループ内で周波数を分割する役割で、位相比較器(b)との組み合わせは不適切です。
エ: 電圧制御発振器(a)、分周器(b)、位相比較器(c)
誤り。電圧制御発振器(a)は発振周波数を制御する役割であり、位相比較器(c)との位置付けが誤っています。
【答え】
イ: 位相比較器(a)、分周器(b)、電圧制御発振器(c)
出典:令和2年度 秋期 エンベデッドシステムスペシャリスト試験 午前II 問11